
AUTOMATIC RECOVERY SYSTEM

Patent number: 💎 🦫	JP11316687	Also published as:
Publication date:	1999-11-16	EP0936548 (A1)
Inventor:	WISECUP GEORGE D	Խ US6167532 (A1)
Applicant:	COMPAQ COMPUTER CORP	EP0936548 (B1) DE69920072T (T2
Classification:		DE699200721 (17
- International:	G06F9/445; G06F12/16	△ DE09920072D (1.
- european:		·新文:"李林兴练四方":"这些长
Application number:	JP19990028773 19990205	
Priority number(s):	(主義できるが登載者を集ますできる)	
	·我说:"我们的都是最高的方式,我们就	
全发展的关系的关系	医多霉素 医二甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基甲基	
		Report a data error he

Abstract of **JP11316687**

PROBLEM TO BE SOLVED: To appropriately recover from a system error which occurs during a start process.

SOLUTION: A system ROM 104 stores plural boot-enable flash images and includes an unprogrammable boot block, and a non-volatile RAM 108 stores status information showing which flash image is selected. A CPU 102 tests completeness of the selected image and when it is complete, that image is executed but when it is not complete, another flash image is selected. Then, the completeness is tested and when it is found to be complete, this image is executed. Thus, a system can be automatically recovered without executing any incomplete flash image.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

(18)日本国特許庁 (JP)

四公公開特許公報(A)

(11)特許出額公開番号

特開平11-316687

(43)公開日 平成11年(1999)11月16日

(51) Int.CL*

微测制导

P.I

420S

GOSF 9/445

12/18

G.0 6 P 9/08

910

12/18

9:1 OM

書変菌水 未蓄水 前水項の数64 OL (全 10 頁)

(21)出願書号

特局平11-28773

(22)出題日

平成11年(1999) 2月6日

(31)優先権主要番号 019178 (32)任先日

1998年2月5日

(33) 僵先帽主要国

米国 (US)

(71) 出版人 591080868

コンパック・コンピューター・コーポレー

ション

COMPAQ COMPUTER COR

PORATION

アメリカ合衆国テキサス州77070、ヒュー

ストン, ステイト・ハイウェイ 249,

20655

(78)発明者 ジョージ・ディー・ワイズカップ

アメリカ合衆国テキサス州77070。 ヒュー

ストン、ロング・オーク・ドライブ

14918

(74)代理人 弁理士 社本 一夫 (外5名)


最終質に絞く

(54) 【発明の名称】 自動リカバリ・システム

(57) 【要約】

【課題】 起動プロセス中に発生するシステム・エラー を適切に回復させる。

【解決手段】システムROM104は、複数のフート可 能なフラッシュ・イメージを格納するとともにプログラ ム不可能なフート・プロックを含み、不揮発性R AM 1 0.8がフラッシュ・イメージのどれが選択されたかを示 すステータス情報を格納する。CPU 10 2は、選択さ れたイメージの完全性をテストし、完全である場合に該 イメージを実行し、不完全である場合に他のフラッシュ ・イメージを選択する。そして、完全性をテストし、完 全である場合に該イメージを実行する。これにより、不 完全フラッシュ・イメージが実行されず、自動的にジス テムのリカバリが可能となる。



【特許請求の範囲】

【請求項1】 コンピュータによる実行のためにメモリのプート可能パーティションを選択する装置であって、 複数のプート可能イメージを記憶するよう構成された第 1 プログラマブル・メモリと、

前記複数のブート可能イメージのどれが選択されたかを 示すステータス情報を記憶するよう構成された第2プロ グラマブル・メモリとを備えることを特徴とする装置。

【請求項 2】 請求項1 記載の装置において、前記第1 プログラマブル・メモリが、電気的消去可能なリード・ オンリ・メモリであることを特験とする装置。

【請求項3】 請求項1 記載の装置において、前記第1 プログラマフル・メモリが、更に、プログラム不可能な プロト・プロック部分を備えることを特徴とする装置。

【請求項4】 請求項1 記載の装置において、前記第2 プログラマブル・メモリが、不揮発性ランダム・アクセス・メモリであることを特徴とする装置。

【請求項5】 メモリのブート可能イメージを実行する 装置であって、

複数のプート可能イメージを格納するように構成された。 第1プログラマブル・メモリと、

的記憶数のフート可能イメージのどれが予め選択されたかを示すステータス情報を格納するように構成された第 2フログラマフル、メモリと、

的記算す及び第2プログラマブル・メモリに動作可能に結合され、的記予め選択されたプート可能イメージを実行するように構成されたコンピュータ・プロセッサとを構えることを特徴とする装置。

【請求項6】 請求項5記載の装置において、前記コンピュータ・プロセンサが更に、前記予め選択されたプート可能イメージを実行する前に、前記予め選択されたプート可能イメージの完全性チェックを行うように構成されていることを特徴とする装置。

【請求項7】 請求項6 記載の装置において、前記コンピュータ・プロセッサが更に、前記予め選択されたプート可能イメージが前記完全性チェックで不合格となった場合、第 2のプート可能イメージを選択するように構成されていることを持載とする装置。

【請求項 8】 請求項 7 記載の装置において、前記コン ヒュータ・ブロセッサが更に、前記第 2 のフート可能イメージを実行する前に、前記第 2 のフート可能イメージ の完全性チェックを行うよう。に構成されていることを持 後とする装置。

【請求項 9】 請求項 5 記載の装置において、前記複数の ラート 可能イメージが、基本 入出 カシステムの少なくとも一部の異なる複数のコピーを 備えることを特徴とする装置。

【請求項10】 請求項5部載の装置において、前部第1プログラマブル・メモリが、電気的に消去可能なリード・オンリーメモリであることを特敵とする装置。

【請求項11】 請求項5記載の装置において、前記第2プログラマブル・メモリが、不揮発性ランダム・アクセス・メモリであることを特徴とする装置。

【請求項12】 請求項5記載の装置において、前記第1プログラマブル・メモリが更に、プログラス不可能なプート・プロック部分を備えることを特徴とする装置。

【請求項13】 コンピュータ・システムにおいてメモリのフート可能イメージを実行する方法であって、

第1メモリ中の複数のプート可能イメージの1 つを予め 選択するステップと、

前記予め選択したフート可能イメージのデストを実行するステップと。

前記予め選択したプート可能イメージが前記テストに合格した場合。前記予め選択したプート可能イメージを実行するステップと、

前記予め選択したフート可能イメージが前記テストに不合格の場合、第2メモリの第2フート可能イメージを選択するステップとからなることを特徴とする方法。

【請求項1.4】 .請求項1.3記載の方法において、前記 予め選択するステップが、

前記複数のプート可能パーティションの1つを選択する。 ステップと、

的記選択したプート可能パーティションを識別するインディケータを第3メモリに格納するステップとを含むことを特徴とする方法。

【請求項1.5】 請求項1 3記載の方法において、前記 第1メモリが電気的に消去可能なリード・オンリ・メモ リであることを特敵とする方法。

【請求項1.5.】 請求項1 0記載の方法において、前記 第 2 メモリが電気的に消去可能なリード・オンリ・メモーリであることを特骸とする方法。

【請求項1 7】 請求項1 4記載の方法において、前記 第 3メモリが不揮発性ランダム・アクセス・メモリであ ることを特徴とする方法。

【請求項18】 請求項13記載の方法において、前記 複数のフート可能イメージの各々が、基本入出カシステムの少なくとも一部を含むことを特徴とする方法。

【請求項1.9】 請求項1.3記載の方法において、前記 テストが完全性接套であることを特徴とする方法。

【請求項20】 請求項1.3記載の方法において、該方法は更に、

前記第 2のプート可能イメ*ージ*のテストを行うステップ と、

前記第2のプート可能イメージが前記テストに不合格の 場合、更に別のプート可能イメージを選択するステップ とを含むことを特徴とする方法。

【請求項21】 請求項1 3記載の方法において、前記 メモリが更に、プログラム不可能なフート・プロック部 分を構えることを特徴とする方法。

【請求項22】 コンピュータ・システムをフートする

方法であって、

第1メモリ中の複数のプート可能イメージから1つを予め選択するステップと、

前記予め選択したプート可能イメージのテストを実行するステップと、

前記予め選択したプート可能イメージが前記テストに合格した場合、前記予め選択したプート可能イメージを実 行するステップと、

前記予め選択したプート可能イメージが前記テストに不 合格の場合、第2メモリの第2のプート可能イメージを 選択するステップと、

前記第2のブード可能イメージのテストを実行するステップと。

前記第2のプート可能イメージが前記テストに不合格の 場合、前記プート・プロセスを中断するステップとから なることを特敵とする方法。

【請求項23】 請求項22記載の方法において、前記 予め選択するステップが、

前記複数のブート可能パーティションの1 つを選択する ステップと:

前記選択したプート可能パーティションを識別するイン ジケータを第3メモリに格納するステップとを含むこと を特徴とする方法。

【請求項24】 請求項23記載の方法において、前記 第3メモリが不揮発性ランダム・アクセス・メモリであることを特徴とする方法。

【請求項 25】 請求項 2 2記載の方法において、前記 第1メモリが電気的に消去可能なリード・オンリ・メモ リであることを特徴とする方法。

【請求項26】 請求項22記載の方法において、前記 第2メモリが電気的に消去可能なリード・オンリ・メモ リであることを特徴とする方法。

【請求項27】 請求項22記載の方法において、前記 第1メモリ及び前記第2メモリが同じメモリ・デバイス であることを特徴とする方法。

【請求項2.6】 請求項2.2記載の方法において、前記 複数のプート可能イメージの各々が、基本入出カシステ ムの少なくとも一部を含むことを特徴とする方法。

【請求項29】 請求項22記載の方法において、前記 検査が完全性検査であることを特徴とする方法。

【請求項30】 請求項22記載の方法において、前記中断するステップが、

前記コンピュータ・プート処理が障害を発生したことを 識別するインジケータを第3メモリに格納するステップ を含むことを特徴とする方法。

【請求項31】 請求項30記載の方法において、前記 第3メモリが不揮発性メモリであることを特徴とする方 法。

【請求項32】 コンピュータ・システムに早期自動システム・リカバリ機能を備える方法であって、

指定された期間の後に切れるように、自動システム・リカパリ・タイマをセットするステップと、

前記コンピュータ・システムの制御をオペレーティング・システムに移転する前に、前記自動システム・リカバリ・タイマの動作を開始するステップとからなることを 特徴とする方法。

【請求項33】 請求項32記載の方法において、前記 指定された期間が、前記コンピュータ・システムには使 用可能な不揮発性メモリに格納されていることを特徴と する方法。

【請求項34】 請求項33部載の方法において、前記 指定された期間が、ユーザによって指定されることを特 做とする方法。

【請求項35】 請求項32記載の方法において、該システムは更に、指定された期間の後に切れるように前記タイマをセットする前に、前記自動システム・リカバリ・タイマをテストするステップを含むことを特徴とする方法。

【請求項36】 コンピュータ・システムをブートする 方法であって、

第 1 メモリ中の複数のブート可能イメージから 1 つを予め選択するステップと、

早期システム・リカパリ・オブションを予め選択するステップと。

直前のコンピュータ・システムのフート処理が成功した か否かについて判定を行うステップと、

前記直前のコンピュータ・システムのブート処理が成功 しなかった場合、第 2メモリの第 2 ブート可能イメージ を選択するステップとからなることを特徴とする方法。

【請求項37】 請求項36 記載の方法において、該方 法は更に、

前記直前のコンピュータ・システムのフート処理が成功 した場合、前記予め選択したプート可能イメージを実行 するステップと、

前記直前のコンピュータ・システムのフート処理が成功 しなかった場合、前記第2のフート可能イメージを実行 するステップとを含むことを特徴とする方法。

【請求項38】 請求項36記載の方法において、該方 法は更に、

前記第2のブート可能イメージを選択した後で、かつそれを実行する前に、該イメージのテストを実行するステップと

的記第 2のプート可能イメージが的記テストで不合格の 場合、前記プート・プロセスを中断するステップとを含むことを特骸とする方法。

【請求項39】 請求項38記載の方法において、前記 フート・プロセスを中断するステップが、前記コンピュータ・システムのプート処理が成功しなかったことを示すインジケータを第3メモリに格納するステップを含むことを特徴とする方法。 【請求項40】 請求項39記載の方法において、前記 第3メモリが不揮発性ランダム・アクセス・メモリであることを特徴とする方法。

【請求項41】 請求項3.6記載の方法において、前記・ 予め選択するステップが、

前記複数のブード可能パーティションの1 つを選択する ステップと、

前部選択したプート可能パーティションを識別するイン ディケータを第3メモリに格納するステップとを含むことを持載とする方法。

【請求項42】 請求項4:1 記載の方法において、前記 第3メモリが不揮発性ランダム・アクセス・メモリであることを特徴とする方法。

【請求項43】 請求項36記載の方法において、直前のコンピュータ・システムのフート処理が成功だったか、 否かについて判定するステックが、

第13メモリからインジケータを読み取るステップを含む ことを特徴とする方法。

【請求項44】 請求項43記載の方法において、前記 第3メモリが不揮発性メモリであることを特徴とする方 法。

【請求項45】 請求項36記載の方法において、前記 第1メモリが、電気的に消去可能なリード・オンリ・メ モリであることを特徴とする方法。

【請求項46】 請求項36記載の方法において、前記 第2メモリが、電気的に消去可能なリード・オンリ・メ モリであることを特徴とする方法。

【請求項4.7】 請求項3.6記載の方法において、前記 第1及び第2メモリが同じメモリであることを特徴とす る方法。

【請求項4.8】 請求項3.6記載の方法において、前記 複数のプート可能イメージの各々が、基本入出カシステムの少なくとも一部を含むことを特徴とする方法。

【請求項49】 請求項38記載の方法において、前記 テストが完全性検査であることを特徴とする方法。

【請求項 50】 請求項 36 記載の方法において、該方法は東に、

直前のコンピュータ・システムのフード処理が成功であったか否かについて判定を行う前に、前記予め選択した。 フート可能イメージをテストするステップを含むことを 特徴とする方法。

【請求項 5 t 】 コンピュータ・システムであって、バスと、

前記パスに動作的に結合された処理装置と、

前記パスに動作的に結合され、複数のプート可能イメージを記憶するように構成された第十プログラマブル・メモリと、

前記パスに動作的に結合され、前記複数のプート可能イメージのどれが、コンピュータ・システムのスタートアップ時にロードするために選択されたかを示すステータ

ス情報を記憶するように構成された第2プログラマブル・メモリとを備えることを特徴とするコンピュータ・システム。

【請求項52】 請求項51記載のコンピュータ・システムにおいて、前記第1プログラマブル・メモリが、電、気的に消去可能なリード・オンリ・メモリであることを特徴とするコンピュータ・システム。

【請求項53】 請求項51記載のコンピュータ・システムにおいて、前記第十プログラマブル・メモリが、更に、プログラム不可能なプート・プロック部分を備えることを特徴とするコンピュータ・システム。

【請求項54】 請求項51記載のコンピュータ・システムにおいて、前記第2プログラマブル・メモリが、不揮発性ランダム・アグセス・メモリであることを特徴とするコンピュータ・システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に、障害リカパリ(回復)・システムに関し、更に特定すれば、システムのスタート・アップ(起動動作)中のシステム障害を検出してこれに対処することが可能であり、更に多数のシステム・メモリ間でスタート・アップ動作中に使用するものを選択可能なシステム及び方法に関するものである。

[0002]

【従来の技術】動作中に発生する障害から保護するため に、コンピュータ・システムは、自動システム・リカバ U (ASR: Automatic System Re covery)技術を採用する場合がある。ASR技術 は、通常の動作中に発生する、要素又はメモリの障害の ような、致命的なエラーからコンピュータ・システムを 保護するように設計されている。ASR技術を採用する コンピュータ・システムは、システムのリード・オンリ ・メモリ(ROM)の第1部分からの信頼できる命令を 最初に実行することによって、動作(電力投入又はリプ・ ート時)を開始する。次に、ROMの第2部分がシステ ムのランダム・アクセス・メモリ(R AM)にロードさ れ、これを実行して初期スタートアップ(起動)動作を 完了する。スタートアップ動作の完了時に、コンピュー タ・システムのオペレーティング・システムがロードさ れ、ASRがイネーブルされる。本発明の目的は、スタ ートアップ動作中に発生するコンピュータのシステム・ エラーからコンピュータを適切にリカバリ(回復)させ るための装置及び方法を提供することである。

[00.0.3]

【課題を解決するための手段】本発明の一実施形態では、第1プログラマフル・メモリが複数のフート可能イメージを含み、第2プログラマフル・メモリが複数のフート可能イメージの内、どれをスタートアップ中に使用するために選択するのかを示す情報を含む。最初に選択

したフート可能イメージ内にエラーが検出された場合、 複数のフート可能イメージから別のものが選択され、コ ンピュータ・システムのスタートアップ動作を継続す る。他の実施形態では、コンピュータ・システムの制御 がオペレーティング・システムに移転される前に、コン ピュータ・システムの自動システム・リカバリ・タイマ をセットし起動する。

【0004】本発明は、以下にあげる利点を1つ以上含むが、これらに限定される訳ではない。

(1) システム・フート・フロセスの間に発生するエラ 一を識別し、これに応答することができる。

(2) 複数のシステムR OMの一部分を選択し、そこからプート命令を実行することができる。

(3) 起動プログラム命令が不適正に変更されたシステムは、システムを再プートする必要なく、これらの命令のパックアップ版にアクセスすることができる。

[0005]

【発明の実施の形態】図1には、自動システム・リカバ リ(ASR)機能を有するコンピュータ・システム10 0 が示されており、該システムは、ホスト・プロセッサ (CPU) 102、リード・オンリ・メモリ(システム ROM) 1.04、ランダム・アクセス・メモリ (システ ARAM) 10.6、不择発性RAM (N.VRAM) 10 8、及びASR回路110を含み、これらは全てシステ ム・パス112に接続されている。ホスト・プロセッサ 102は、インテル社のプロセッサベンディアム、ベン ディアム・ブロ、及び80×86ファミリを含む。シスト テムR OM 1.0 4は、電気的に消去可能なプログラマブ ルROM (EEPROM) のような、リード・オンリ・ メモリのプログラム可能なものを用いることができる。 本発明のシステムに用いる形式のリプログラマブルRO Mは、通常FLASH ROM (フラッシュROM) と 呼ばれている。不揮発性RAM108は、システム10 口の電源を遮断した後でも格納した情報を保持すること が可能なCMOSメモリ・デパイスとすることができ る。ASR回路1 1.0 は、典型的に、メモリ、タイマ回、 路、クロック回路、及び制御ロジックを含む。ASR回 路110の機能は、そのタイマ時間が満了したときに、 リカバリノリセット動作を開始することである。通常動 作の間、ASRのタイマは周期的に再初期化され、(そ の後に、タイマはその計時機能を再開する)、不要なり セット動作を防止する。本願出願人に譲渡された、Bu rickhartt et el (パークハート等) に \$5" Computer Failure Recov ery and Alert System" (コンピ ュータ障害リカバリ及び警報システム)と題する米国特 許第5, 390, 324号は、代表的なASR回路につ いて記載している。パークハート等の発明は、この言及 により本願にもその全体が含まれるものとする。

【0006】図1のシステム100において、ブリッジ

回路114により、システム・パス112を二次パス115に結合している。二次パスは、例えば、周辺素子相互接続(PCI)パス、業界標準アーキテクチャ(ISA)パス、拡張業界標準アーキテクチャ(EISA)パス、以は1つ以上のこれらのパスの相み合わせとすることができる。入出力(I/O)コントローラ118が、ユーザ・キーボード120、ポインタ・デパイス122、シリアル・ポード120、ポインタ・デパイス122、シリアル・ポード120、ポインタ・デパイス125へのインターフェースを提供している。二次パス115に結合される他のコンポーネントには、ビデオ・コントローラ・カード128及びこれに付随するディスプレイ130、ディスク・コントローラ・カード132及びこれに付随するディスク(1つのみを示す)134を含むことができる。また、二次パス115は、追加コンポーネントのためのスロット136を有することも可能である。

【00:07】コンピュータ・システム1:0:0の電力投入。 時に、ホスト・プロセッサ10 2は、その動作パラメー タ(その多くは、NVRAM108内に格納されてい る)をセットし、メモリを初期化し、システム・コンポ ーネントの検査及び初期化を行い、通常のユーザ動作を 開始する前に、オペレーティング・システムをフートス トラップする。電力がコンピュータ・システム1 00に 供給されると、ホスト・プロセッサ102はパワー・オ ン・システム・テスト (POST: RowerOn S ystem Rest)と呼ばれる、基本入出カシステ ム(日105)プログラムの一部を実行し始める。図2 に示すように、BIOSは、システムROM104のブ ート可能な複数のパーティジョンに永続的に格納するこ とができる。一実施形態では、システムROM104 は、変更不可能なプート・プロック 200、及び複数の 追加のリプログラマブル・プート可能パーティション (reprogrammabile bootable partition) (その内2つのみをフラッシュ (FLASH) イメージ202、204として図2に 示す)を含んでいる。各フラッシュ・イメージ202、 204は、異なるパージョンのBIOSコードを格納す ることができる。フラッシュ・イメージA及びB(すな) わち202、204)の各々は、フート・ブロック20 Oと同じメモリ・デバイス内に実現することができる。 同様に、フラッシュ・イメージA及びBはまた、プート ・プロック 200 と別箇のメモリ・デバイス内に置くこ とができる。

【0008】システムROMの1つのパーティション (以降、プラッシュROM104と呼ぶ)を再プログラム可能とすることにより、コンピュータ・システムのスタートアップ(起動)・コードを容易に更新することができる。多数のフラッシュ・イメージを有することにより、コンピュータ・システム100は(自動的に、又はユーザの制御の下で)、アップグレード・プロセスの 間、異なるパージョンのBIOSスタートアップ・イメージ間から選択すること、及び新たにロードしたフラッシュ・イメージが転化されていたりあるいは機能しない場合には、機能することが分かっている最後に用いたBIOSイメージに変更することができる。エラー・リカバリ(回復)の間に2つ以上のフラッシュ・イメージ間で選択を行なうプロセスのことを、フェイル・オーバーについては、以下で更に詳しく論ずることにする。

【0009】次に図3を参照して、システム・スタートアップ・プログラム300及びPOSTプログラムの実行について説明する。スタートアップ処理は、ASRリセット・ルーチンの実行から開始し(ステップ302)、続いてASR、POSTルーチンの実行が続き

(ステップ304)、更にBIOS POSTルーチン の実行が続く(ステップ30.6)。これら3つのルーチ ンは全て、フラッシュR OM 1 D 4のフート・プロック 200以外で実行される。BIOS POSTルーチン が首尾よく完了したことに続いて、選択したフラッシュ ・イメージをシステムRAM106にロードし (ステッ フ308)、スタートアップ動作を従来通りに継続する (ステップ310)。BIOSによるPOST処理の最 後に行われる動作は、オペレーディング・システムを探。 して、これに制御を移転することである(ステップ31 2)。この最後のステップは、オペレーディング・シス テムを「ブートストラップする」こととして知られてい る。BIOSスタートアップ動作(ステップ310)及 び制御のオペレーティング・システムへの移転(ステッ フ312) は、選択したフラッシュ・イメージからシス テムR AM 1.0.6にロードされた命令によって制御され **る**。

【0.0.10】ASRリセット・ルーチン(ステップ3.0 2)は、ASRバラメータを初期化し、ASR回路のタイマを既知の状態に置き、POSTルーチンのこの部分の間にタイマがタイム・アウト(即ち、リセット動作を開始)しないようにする。ASRバラメータは、NVRAM108に格納すればよく、以下のフラグを含んでいる。

- ・最後のすなわら最新のシステム・リセットがASRタイマによって行われたか否かを示すリセット(RESET)・フラグ
- ・ASRタイマがイネーブルされているか否かを示すタイマ・イネーブル(TIMER ENABLED)フラグ
- ・システム・メモリ・エラーのためにプログラムを中断すべきか否かを示す停止(HALT)フラグ
- ・コンピュータ・システム100が診断プログラムを実行すべきか否かを示すプート・ユーディリティ(BOOT UTILITIES)・フラグ
- ・ASR診断プログラムが進行中が否がを示す診断(D

IAGS) フラグ

- ・ASRタイマが検査で合格したときを示す周波数テスト(FREQUENCY TEST)フラグ及びリセット・テスト(RESET TEST)フラグ
- ・コンピュータ・システム100がそのオペレーティング・システムにフートすべきことを示すフートのS(BOOT OS)フラグ

【00.11】ASR POSTルーチン(ステップ30、4)は、ASRタイマを検査し、初期化する。タイマがその動作検査に合格した場合、間波数テスト・フラグ及びリセット・テスト・フラグをセットし、ASRタイマの指定タイム・アウト時間を表す値をタイマにロードする。BIOS POSTルーチン(ステップ306)は、早期ASR保護がイネーブルされているか否か、フェイル・オーバー機能、及びシステム・スタートアシブの残りの間(ステップ310、312)に実行すべきフラッシュ・イメージはどれか(例えば、202又は204)について判定を行なう。

【0012】BIOS POSTルーチン306の実行中には、図4に示すような多数のBIOSパラメータ40.0(NVRAM108に格納されている)を用いる。各パラメータは、BIOSの予め選択されている特定の機能を表すものであり、以下のパラメータを含んでいる。

- ・どのフラッシュ・イメージ (図2参照) をロードすべきかを示すイメージ (IMAGE)・フラグ402
- ・リカパリ動作が別のフラッシュ・イメージを用いるべきかを示すフェイル・オーパー(FAIL FOVER) ・フラグ4.0.4
- ・フェイル・オーパー・フラグと共同で、早期ASR保 護がイネーブルされているか否かを示すスタート済(S TARTED)フラグ405
- ・システムがスタートアップ・プロセスを首尾よく完了 したか否かを示す完了済(COMPLETED)フラグ 408

完了済フラグは、オペレーティング・システムによってのみ、完了したことを示すYESにセットすることができる。2つ以上のフラッシュ・イメージが存在する場合、イメージ・パラメータ(すなわちイメージフラグ402)を拡張しなければならない。例えば、コンピュータ・システムがプード可能なフラッシュ・イメージが4つある場合、イメージ・フラグは 2 ビットとする必要がある。

【00.1.3】ユーザが選択可能な日10Sパラメータ400は、図5に示す日10Sコンフィギュレーション・ルーチン500を通じてセットする。まず、ユーザは、可能なフラッシュ・イメージのどれをスタートアップ中にロードするかを指定することができる(ステップ502)。ユーザがフェイル・オーパー保護をイネーブルすることを選択した場合(ステップ504のYES分岐

路)、フェイル・オーバー・ブラグ404をYESにセ ットレ、スタート済フラグ406をNOにセットする (ステップ506)。次に、ASRタイマ時間 (タイム) ・アウト時間)を設定するように、ユーザに催促する (ステップ508)。これは、例えば、5、10、1 5、20、又は30分とすることができる。完了時に、 BIOSパラメータ設定値がNVRAM108に格納さ ・れる(ステップ510)。 フェイル・オーバー・リカバ リが選択されない場合(ステップ 50.4のN O分岐)、 ユーザは早期ASR保護をイネーブルする場合がある。 早期ASR保護が選択された場合(ステップ512のY ES分岐)、フェイル・オーパー・フラグ404をNO にセットし、スタート済フラグ406をYESにセット し (ステップ514) 、そして、処理はステップ50.8 に進む。早期ASR保護が選択されない場合(ステップ 512のNO分岐)、処理は510に進む。

【0014】次に図6を参照して、BIOS POST ルーチン30、6を説明する。このルーチンが開始される と、まずブート・イメージとして選択されたフラッシュ ・イメージが有効が否かについて判定を行う(ステップ 6.00)。フラッジュ・イメージの有効性は、例えば、 メモリに格納されているフラッシュ・イメージの末尾に おける、特定の予め定義したビット・パターンの存在に よって判定することができる。あるいは、フラッシュ・ イメージのチェックサムを実行して、その有効性を判定 することも可能である。 指定されたフラッシュ・イメー ジが有効であり(ステップ5つ口のYES分岐)、かつ フェイル・オーパー・フラグ404、スタート済フラグ 406及び完了済フラグ40.8がセットされていない場 合 (ステップ502~505のNO分岐)、処理は、ス テップ608に進んで、選択されたフラッシュ・イメー シヘ分岐する。ステップ60.6において、完了済フラグ がYESである場合(ステップ505のYES分岐)、 指定されたイメージをステップ608において処理する 前に、完了済フラグをN Oにセットする (ステップ63 0).

【0015】最初に指定したフラッシュ・イメージがステップ600において無効であると判定した場合、エラー状態(即ち、指定されたブラッシュ・イメージが無効である)が記録(10g)され、かつ、B10Sパラメーダが更新される(ステップ610)。エラーの記録は、ファイル内で検出された変別的な状況をも記録することを含んでいる。これは、多くの場合、ヘルス・ログ(health log)と呼ばれている。後の時点でヘルス・ログを再調査して、障害の原因が何であったのか、及び障害がシステム・リセットの原因になったのか否かについて判定することができる。

【0016】フェイル・オーバー処理は、ステップ61 0の後に開始され、図7に示したステップ612~62 0により実行される。指定されたフラッシュ・イメージ

をイメージAとし、これが無効である場合(ステップ6 12のYES分岐)、これをイメージBに変更する(ス テップ614)。無効のフラッシュ・イメージがイメー ジAでない場合(ステップ612のNO分岐)、これを イメージAに変更する (ステップ616)。代わりのフ ラッシュ・イメージが選択された後、先に述べたのと同 様にその有効性を検査する (ステップ6 18)。 代わり のフラッシュ・イメージが無効である場合(ステップ6 1.8のNO分岐)、コンピュータ・システムのブート・ プロセスを完了するための有効なフラッシュ・イメージ は得られないことになる。この状況では、障害リカバリ ・ルーチンに入る(ステップ6.2.0)。 障害リカバリの 目的は、コンピュータ・システム100を、修理可能な 状態に置くことである。例えば、先に引用したBuro Kharitti et al. を参照のこと。代わりのフ ラッシュ・イメージが有効である場合(ステップ618 のYES分岐)、処理はステップ608に進む。

【00.1 7】ユーザがフェイル・オーパー・リカバリを 指定し(図6のステップ502のYES分岐)、かつス タート済フラグ40.6がN Oである場合(ステップ5.2 2のNO分岐)、スタート済フラグをYESにセット し、完了済フラグ40.8をNOにセットし、ASRタイ マを起動する(ステップ5 24)。その後、BIOSP OST処理は、ステップ608に進む。ユーザがフェイ ル・オーバー・リカバリを指定し (図6のステップ6.0 2のYES分岐)、かつスタート済フラグ406がYE Sであり (ステップ6 22のYES分岐) 、完了済フラ グ40 8がYES(図8のステップ525のYES分 岐)である場合、フェイル・オーパー・フラグ404、 スタート済フラグ406、及び完了済フラグ408をN 0にセットし(ステップ628)、処理はステップ60 8に進む。ステップ628において完了済フラグ40.8 がNOである場合、処理はステップ610に進む。

[0018] スタート済フラグ406が、ステップ622においてNOであると判定された場合、又はステップ6.04においてYESであると判定された場合、スタート済フラグをYESにセットし、完了済フラグ408をNOにセットし、ASRタイマを起動する(ステップ624)。ステップ624におけるASRタイマの起動により、早期ASR保護が提供される。早期ASRは、確立されたASR技法によって、プート・プロセスの間(指定したフラッシュ・イメージがロードされる前、及びコンピュータ・システムの制御がオペレーティング・システムに移転される前。図3のステップ308~312)に発生したスタートアップ・エラーを処理することを可能にするものである。

【0019】BIOS POSTルーチンの完了時(ステップ620の障害リカバリに入らなかったと仮定する)、プート・プロック200から実行するスタートアップ命令は完了したことになる。指定されたフラッシュ

・イメージがシステムRAM106にロードされ(スデップ308)、スタートアップは従来通りに続けられる(ステップ310)。このスタートアップ(プート)・プロセスにより、ユーザは、機能することがわかっているコードのファンクショナリティ(funotione Lity)を放棄することなく、そのBIOSコードを更新し、新たなBIOSコードを検査することが可能となる。

【0020】前述のように、B108が行う最後の動作は、オペレーティング・システムのブート・ストラップ・ローダを開始することである(ステップ312)。プート・ストラップ・ローダは、ディスク134(フロッピ、固定、又は光学)上の特定位置にあるオペレーティング・システムのフート・レコードが見つかった場合、これをシステムRAM106にロードし、コンピュータ・システム100は、システム・ディスクを収容したドライブからのオペレーティング・システムの残りをロードは多準備ができたことになる。

【0021】コンピュータ・システム100の重要な特徴には、早期ASRの実施可能性及び多数のBIOSFLASHイメージの対応が含まれる。早期ASRは、プート・プロセス(ステップ302ないし30.6)中に発生するスタートアップ・エラーが、確立されたASR技法によって処理され得るようにするものである。多数のBIOSフラッシュ・イメージによって、ユーザは、その既存のシステムのファンクショナリティを失う違れなく、BIOSルーチンの模型を行うことが可能となる。例えば、第1のフラッシュ・イメージはBIOSの既知の実施中のコピ

ーを含み、一方第2のフラッシュ・イメージはBIOSのアップグレードであるという場合があるであろう。アップグレードBIOSがロードされない場合、又はロードしたときに動作不能である場合(例えば、システム・リセットを発生するプログラム・コードが組み込まれているために)、コンピュータ・システム100は、動作することが行かっているフラッシュ・イメージに自動的に転換することができる。

【0022】的述の好達な実施形態の開示及び説明は、 例示的なものに過ぎず、限定的に解釈すべきではない。 サイズ、形状、材料、コンポーネント、回路素子、配線 接続及び接点、ならびに図示した動作方法の詳細におけ る種々の変更も、本発明の精神から逸脱することなく行うことができる。

【図面の簡単な説明】

【図1】自動システム・リカバリ機能を有する例示のコンピュータ・システムを示すプロック図である。

【図2】マルチ・イメージのシステムROMの内容を示す説明図である。

【図3】システム・スタートアップ・ルーチンを示すフロー図である。


【図4】1組の基本入出カシステム(BIOS)パラメータの例を示す説明図である。


【図5】B(OSコンフィギュレーション・ルーチンを 示すフロー図である。


【図6】BIOS POSTルーチンの一部を示すフロー図である。


【図7】BIOS POSTルーチンの一部を示すフロー図である。


【図8】自自os Pos Tルーチンの一部を示すフロー図である。














フロントページの続き

(71)出願人 591030868

20555 State Highway 249, Houston, Texas 77070, United States of America

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.